https://courses.digitable.life/tags/%D0%B6%D0%B5%D0%BB%D0%B5%D0%B7%D0%BE/ Recent content in железо on Digitable courses Hugo -- gohugo.io ru-RU Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/04-risc-vs-cisc/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/04-risc-vs-cisc/ Откуда взялось противопоставление RISC и CISC, что реально измерили в конце 1970-х, почему x86 внутри перестал быть CISC, а ARM и RISC-V забрали часть идей обратно — и где различие систем команд действительно влияет на инженерные решения сегодня https://courses.digitable.life/post/hardware/05-risc-v/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/05-risc-v/ Разбор RISC-V как инженерного объекта: базовый набор и расширения, форматы команд и почему биты лежат именно так, компромиссы вроде отсутствия флагов и слотов задержки, профили против фрагментации, привилегированные режимы и SBI — и честная картина того, где эта архитектура уже стоит в железе, а где пока нет https://courses.digitable.life/post/hardware/10-simd-and-vectors/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/10-simd-and-vectors/ Как одна команда над вектором амортизирует стоимость фронтенда, чем модель переменной длины отличается от фиксированной ширины, почему маски, раскладка данных и пропускная способность памяти решают больше, чем сами интринсики https://courses.digitable.life/post/hardware/15-choosing-hardware/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/15-choosing-hardware/ Как классифицировать нагрузку по узкому месту, что означает и чего не означает каждая строка спецификации, почему чужие бенчмарки отвечают на чужой вопрос и как поставить свой эксперимент вместо чтения рекламы. https://courses.digitable.life/post/hardware/00-overview/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/00-overview/ Карта трека про устройство вычислителя вглубь: три уровня — контракт ISA, микроархитектура и кристалл, — уравнение времени исполнения, физические пределы частоты, роль RISC-V и маршруты чтения по главам. https://courses.digitable.life/post/hardware/06-pipelines/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/06-pipelines/ Как перекрытие работы превращает одну инструкцию за пять тактов в одну инструкцию за такт, откуда берутся конфликты по данным, управлению и ресурсам, чем их лечат, почему точные исключения — самое дорогое обещание конвейера и где проходит граница разумной глубины https://courses.digitable.life/post/hardware/11-multicore/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/11-multicore/ Аппаратная сторона многоядерности: чем когерентность отличается от согласованности, почему буфер записи ломает интуитивный порядок, как устроены модели памяти разных ISA, сколько стоят барьеры и атомарные операции и почему добавление ядер иногда замедляет систему. https://courses.digitable.life/post/hardware/13-power-and-limits/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/13-power-and-limits/ Физика бюджета ватт: динамическая и статическая мощность, конец масштабирования Деннарда, кубическая цена частоты, тёмный кремний, динамическое управление частотой и напряжением, теплоотвод и энергия на операцию как главная метрика современной архитектуры. https://courses.digitable.life/post/hardware/01-history-tubes-to-chips/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/01-history-tubes-to-chips/ Реле, лампы, транзисторы и интегральные схемы задавали жёсткие физические рамки — и почти каждая странность современных процессоров является окаменевшим ответом на конкретное ограничение своей эпохи. https://courses.digitable.life/post/hardware/09-memory-subsystem/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/09-memory-subsystem/ Как устроен кэш изнутри — разбор адреса, ассоциативность, политики замещения и записи; что делает TLB и почему страницы влияют на скорость; как работают предвыборка и обработка нескольких промахов; что происходит в контроллере памяти и в самой DRAM. https://courses.digitable.life/post/hardware/08-branch-prediction/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/08-branch-prediction/ Почему глубокий конвейер не может ждать исхода условного перехода, как устроены предсказатели от двухбитного счётчика до TAGE, во что обходится ошибка на широком внеочередном ядре, как её измерить счётчиками и когда переписывание кода без ветвлений помогает, а когда только вредит https://courses.digitable.life/post/hardware/14-manufacturing/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/14-manufacturing/ Как из круглой пластины кремния получается кристалл, почему число в названии техпроцесса давно ничего не измеряет, откуда берётся экспоненциальная зависимость цены от площади и как выход годных диктует архитектуру — вплоть до размера кэша и числа ядер. https://courses.digitable.life/post/hardware/03-isa/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/03-isa/ Что именно фиксирует система команд, что она оставляет реализации, как из этого вырастают разные модели вычислений — и почему один и тот же контракт живёт дольше, чем любой процессор, который его исполняет. https://courses.digitable.life/post/hardware/07-superscalar-and-ooo/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/07-superscalar-and-ooo/ Как ядро выдаёт несколько операций за такт и исполняет их в порядке готовности данных: переименование регистров, окно инструкций, буфер переупорядочивания, планировщик, очереди памяти — и почему у всей этой конструкции есть жёсткий потолок. https://courses.digitable.life/post/hardware/02-transistors-and-logic/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/02-transistors-and-logic/ Что на самом деле происходит под нулями и единицами: физика МОП-транзистора, КМОП-сети, откуда берутся пикосекунды задержки, почему каждое переключение стоит энергии и как эта физика протекает вверх — в архитектуру и в ваш код. https://courses.digitable.life/post/hardware/12-accelerators/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/12-accelerators/ Почему специализированное железо выигрывает не арифметикой, а движением данных: модель исполнения GPU, систолические массивы матричных блоков, пространственные вычисления на FPGA, экономика ASIC — и как посчитать заранее, окупится ли перенос задачи на ускоритель