архитектура процессора on Digitable courses https://courses.digitable.life/tags/%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%B0-%D0%BF%D1%80%D0%BE%D1%86%D0%B5%D1%81%D1%81%D0%BE%D1%80%D0%B0/ Recent content in архитектура процессора on Digitable courses Hugo -- gohugo.io ru-RU Thu, 16 Jul 2026 10:00:00 +0300 RISC-V: открытая система команд и почему это важно https://courses.digitable.life/post/hardware/05-risc-v/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/05-risc-v/ Разбор RISC-V как инженерного объекта: базовый набор и расширения, форматы команд и почему биты лежат именно так, компромиссы вроде отсутствия флагов и слотов задержки, профили против фрагментации, привилегированные режимы и SBI — и честная картина того, где эта архитектура уже стоит в железе, а где пока нет Железо и архитектуры: карта трека и где он начинается https://courses.digitable.life/post/hardware/00-overview/ Thu, 16 Jul 2026 10:00:00 +0300 https://courses.digitable.life/post/hardware/00-overview/ Карта трека про устройство вычислителя вглубь: три уровня — контракт ISA, микроархитектура и кристалл, — уравнение времени исполнения, физические пределы частоты, роль RISC-V и маршруты чтения по главам.